10月13日，在华为上海练秋湖研发中心举行的麒麟芯片技术交流会上，华为半导体业务、无线终端芯片产品管理部部长徐松余详细介绍了麒麟9050 Pro及逻辑折叠技术的最新进展。

　　针对逻辑折叠技术未来能否下沉至中低端产品，还是将长期应用于高端旗舰，以及该技术能够在多大程度上弥补先进制程带来的性能和能效差距等问题，徐松余在回答记者提问时表示，逻辑折叠为麒麟芯片打开了新的技术演进空间，但具体如何应用，仍需要根据产品需求决定。目前华为的技术创新焦点已经从传统的“几何缩微”转向“时间缩微”，这一方向不仅能够提高晶体管集成密度，还能够带来性能和能效的实际提升。不同企业会根据自身条件选择适合的技术演进路线，未来在某个阶段或节点，不同技术路线也可能“殊途同归”。

　　据了解，麒麟9050 Pro是华为首款应用逻辑折叠技术的量产芯片。通过将原本在二维平面排布的逻辑电路重新分层设计，并利用高密度互联缩短信号传输路径，该芯片实现了性能与能效的提升。根据徐松余在会上披露的数据，麒麟9050 Pro的CPU大核能效提升41%，NPU算力提升140%。

　　对于麒麟未来的演进，他表示，“目前2027年的麒麟芯片已经在我们手上，测试符合预期，更远的芯片也已经在规划和设计。”

　　尽管当前在几何缩微方向面临一定限制，但徐松余称，通过逻辑折叠等技术创新，华为仍然可以开启未来十年的芯片技术演进。“目前麒麟9050 Pro的混合键合间距已经达到1.5微米，计划2027年进一步缩小至1微米。未来，华为还将探索更多层的逻辑折叠，但逻辑折叠层数将根据产品需求确定。”

（文章来源：每日经济新闻）